Странности в 5.1

Страницы: Пред. 1 ... 3 4 5 6 7 След.
RSS
Странности в 5.1
 
Можно ли просто находится в редакторе тополигии, и там фиксить переходы и вызывать оптимизацию? Будут ли тогда заужены проводники при оптимизации?
Можно, но зачем? Не стоит ожидать, что на плате повышенной плотности можно в автомате получить разводку, в которой не потребуется ручное вмешательство. TopoR содержит несколько инструментов, и каждый из них нужно использовать по назначению. Трассировку вести до появления рекомендации об остановке, либо до момента, когда время между сохранениями новых вариантов слишком возросло. Затем итерации редактирования F(7)->(F6) сначала для устранения online DRC, а затем DRC. Иногда действительно нужно что-то зафиксировать. Идти на дооптимизацию есть смысл только если Вы кардинально что-то поменяли, но при этом не факт, что результат будет существенно лучше, чем при трассировке "с нуля".
 
Вчера кстати почти избавился от DRC при дорогах 0.2/0.35;0.2/0.8 и зазорах 0.2/0.4 90% операций - зауживание проводника (фактически под чипом пришлось заузить почти все - оттого возникла мысль про области) Из нескольких сотен DRC осталось 16 где зазоры около ~180 вместо 200.
Я присылала Вам разведенный проект без нарушений, на который потребовалось всего несколько минут. Можно было посмотреть на имеющиеся там настройки и получить такой же результат. Нужно было сделать ширину default 0.2-0.2 mm, а power 0.3-0.5 mm
 

Почему, если в приложенном проекте, над оттрассированной платой, выполнить операцию "Автоматическое перемещение компонентов и переходов" или "Перемещение компонентов с оптимизацией путей проводников", то корпуса некоторых компонентов перекроются (зазоры между компонентами не будут соблюдены)? Плата (http://ifolder.ru/20893566) трассировалась так: 1. Экспорт из P-CAD 2006 SP2 (требования к дизайну не задавались). 2. Импорт в TopoR. 3. Редактирование параметров дизайна. Выбиралась однослойная трассировка с отключением строгого контроля, чтобы в последующем выполнить операцию "Перемещение компонентов с оптимизацией путей проводников". [Topor Lite 5.1.128.9753]

 
Вчера кстати почти избавился от DRC при дорогах 0.2/0.35;0.2/0.8 и зазорах 0.2/0.4 90% операций - зауживание проводника (фактически под чипом пришлось заузить почти все - оттого возникла мысль про области) Из нескольких сотен DRC осталось 16 где зазоры около ~180 вместо 200.
Я присылала Вам разведенный проект без нарушений, на который потребовалось всего несколько минут. Можно было посмотреть на имеющиеся там настройки и получить такой же результат. Нужно было сделать ширину default 0.2-0.2 mm, а power 0.3-0.5 mm
Можно и так конечно, только если такие проводники реально нужны только в одной области, то или ползать и уширять все остальные куски, или зауживать там где DRC. IMHO зауживание автоматическое работает не ахти.
 
Задержки выровнены, кроме USB+ и USB- (в цепях разное число контактов, 3 и 2, соответственно).
Как выровнят? Поставить одноконаткный элемент(test point)? Или топор принципиально требует только два контакта? Может ли он поставить третий контакт прямо на цепь чтоби он трактовался практически как точка ветвления? По типу A1------B----C2 A2-----------C2
 
Как выровнят? Поставить одноконаткный элемент(test point)? Или топор принципиально требует только два контакта?
TopoR принципиально требует, чтобы диффпара содержала одинаковое число контактов. Кстати, объясните, пожалуйста, принцип работы Вашей диффпары.
 
TopoR принципиально требует, чтобы диффпара содержала одинаковое число контактов. Кстати, объясните, пожалуйста, принцип работы Вашей диффпары.
http://www.usb.org/developers/docs/hs_usb_pdg_r1_0.pdf page 9 http://www.atmel.com/dyn/resources/prod_documents/doc7633.pdf page 4 там видно что площадка резистора стоит прямо на линии
 
там видно что площадка резистора стоит прямо на линии
Проблема вовсе не в этом. В обоих примерах число контактов в сигналах ОДИНАКОВОЕ. В этом случае с выравниванием проблем не будет.
 
там видно что площадка резистора стоит прямо на линии
Проблема вовсе не в этом. В обоих примерах число контактов в сигналах ОДИНАКОВОЕ. В этом случае с выравниванием проблем не будет.
Для HS два резистора. Там частоты высокие. Для FS один резистор. Видимо придется еще один в схему поставить и не паять чтобы выравняло?
 

Повернуть на произвольный угол - крэшит FS IDE

Страницы: Пред. 1 ... 3 4 5 6 7 След.

Будьте в курсе новостей и спецпредложений

Авторизация
Чтобы продолжить покупку, пожалуйста, авторизируйтесь на сайте.
Забыли пароль?